(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-85864

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
H 0 4 L 27/38				
H 0 4 J 11/00	Α	7117-5K		
		9297-5K	H 0 4 L 27/00	G

審査請求 未請求 請求項の数1(全 8 頁)


(21)出願番号	特顯平4-233957	(71)出願人	000005223 富士通株式会社
(22)出願日	平成4年(1 99 2)9月2日	(72)発明者	神奈川県川崎市中原区上小田中1015番地 者 小林 三夫 宮城県仙台市青葉区一番町1丁目2番25 富士通東北ディジタル・テクノロジ株
		(72)発明者	会社内
		(74)代理人	富士通株式会社内 弁理士 井桁 貞一

(54) 【発明の名称】 準同期検波復調部

(57)【要約】

【目的】 デイジタル無線装置に使用する準同期検波復調部に関し、直交度誤差を最小にして、回線品質の劣化の防止を図ることを目的とする。

【構成】 直交検波部分1、位相回転部分3、トランスバーサル等化部分4、制御信号生成部分5とを有する準同期検波復調部において、該制御信号生成部分からの制御信号を用いて、トランスバーサル等化部分からのIch、Qchの誤差信号に対して位相逆回転演算を行ってIch、Qchの逆回転誤差信号を取り出した後、更にIch、Qchのデイジタル信号との排他的論理和を取って可変容量制御信号を生成する制御部分6と、90度ハイブリッドで分岐して得たIch 用、Qch 用キャリアのうち、何れか一方のキャリアの位相を、印加する可変容量制御信号に対応して制御される可変容量素子7とを付加するように構成する。



【特許請求の範囲】

【請求項1】 入力した直交変調波を2分岐して得たIch,Qchの変調波を、印加した変調側キャリアと非同期の復調側キャリアを、90度ハイブリッドで分岐して得たIch用,Qch用キャリアを用いて検波し、Ich,Qchのベースバンド信号を取り出す直交検波部分(1)と、該Ich,Qchのベースバンド信号をIch,Qchのデイジタル信号に変換する第1,第2のアナログ/デイジタル変換部分(2a,2b)と、印加した制御信号を用いて、入力したIch,Qchのデイジタル信号に対して位相回転演算を行ってIch,Qchの復調データを取り出す位相回転部分(3)と

該位相回転部分の出力を等化して得たIch, Qchの等化データのうちの有効データおよび、極性ビットと誤差信号を送出するトランスバーサル等化部分(4)と、入力したIch の極性ビットとQch の誤差信号との排他的論理和、またはQch の極性ビットとIch の誤差信号の排他的論理和のうち、何れか一方の排他的論理和を累積加算して、該変調側キャリアと復調側キャリアの周波数差に対応する周波数を有し、位相が相互に90度異なる該制御信号を生成する制御信号生成部分(5)とを有する準同期検波復調部において、

該制御信号生成部分からの制御信号を用いて、該トランスバーサル等化部分からのIch, Qchの誤差信号に対して位相逆回転演算を行ってIch, Qchの逆回転誤差信号を取り出した後、更に該Ich, Qchのデイジタル信号との排他的論理和を取って可変容量制御信号を生成する制御部分(6)と、

該90度ハイブリッドで分岐して得たIch 用, Qch 用キャリアのうち、何れか一方のキャリアの位相を、印加する該可変容量制御信号に対応して制御する可変容量素子(7)とを付加したことを特徴とする準同期検波復調部。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デイジタル無線装置に 使用する準同期検波復調部、特に直交度補正に関するも のである。

【0002】準同期検波は復調部のデイジタル化に極めて有効な技術であり、一部の変復調部(4PSK 復調部等)で実用化されている。この場合、変調方式が4PSKである為に直交度の誤差は余り問題でなく、直交度の補正が行われることは殆どない。

【0003】しかし、多値変調方式の変復調部においては、直交度の誤差が大きくなると誤り率が劣化するので、直交度の補正をおこなって回線品質の劣化の防止を図ることが必要である。

[0004]

【従来の技術】図4は従来例の構成図、図5は図4中の位相回転部分の要部構成図、図6は図4中のトランスバーサル等化部分の要部構成図、図7は図4中のデイジタル電圧制御発振器の要部構成図である。

【0005】以下、図5~図7を参照して図4の動作を説明するが、説明の簡単の為に直交変調波は16QAM 波とする。先ず、図4に示す様に、中間周波数帯の16QAM 波がハイブリット10を介して検波器11,13に入力する。これらの検波器には、90度ハイブリッド15を介して相互に位相が90度、異なる発振器17のキャリア(復調側キャリア)も加えられているので、16QAM 波からIch,Qchのべ

2

を介してアナログ/デイジタル変換器2a, 2bに入力す 10 る。なお、上記の復調側キャリアは図示しない変調側キャリアとは非同期状態にある。

ースバンド信号が取り出され、低域通過フイルタ12、14

【0006】さて、アナログ/デイジタル変換器2a, 2bは、Ich, Qchのアナログ信号を、例えば、8 ビットのIch, Qchのデイジタル信号に変換して位相回転部分15を介してトランスバーサル等化部分4 に送出する。

【0007】トランスバーサル等化部分は、図6に示す 様に同相フイルタ部分41,44と直交フイルタ部分42,43 と加算部分45,46 などから構成されているが、フイルタ 特性を変化させて(後述する)入力したIch,Qchのデイ ジタル信号を等化し、ビットDo(極性ビット)とビット D1を有効データとして外部に送出すると共に、ビットDo とビットD2(誤差信号でE1と示す)を検波器51に送出す る。

【0008】検波器51は、Ich のビット D_0 (以下, D_i と省略する)とQch の誤差信号 E_1 (以下, E_q と省略する)の排他的論理和演算(相関演算)、または E_i と D_q との排他的論理和演算のうちの何れか一方の排他的論理演算を求め、低域通過フイルタ52を介してディジタル電圧制御発振器(D-VC0)53に送出する。

60 【0009】デイジタル電圧制御発振器は、図7に示す 様な構成になっているので、低域通過フイルタを通過し た検波器の出力は、遅延部分531でTだけ遅延された 後、排他的論理和部分532に印加される。ここには、前 回までの加算値も印加されているので累積加算されてRO M 534にアドレスとして加えられる。

【0010】ROM には様々な累積加算値に対応するsin θ , cos θ の値が格納されているので、排他的論理和部分532の出力値に対応するsin θ , cos θ の値が読み出されて位相回転部分3に送出される。なお、対応するsi θ 0 n θ 7, cos θ 0の値が変調側キャリアと復調側キャリアとの位相差に対応する。

【0011】位相回転部分3は図5に示す様に、乗算部分31,32,36,37と排他的論理和部分38,39で構成されているので、例えば、乗算部分31,36でIch,Qchのデイジタル信号に $\cos(-\theta)$, $\sin(-\theta)$ の値をそれぞれ乗算した後、排他論理和部分38で排他的論理和を取る回転演算を行って、変調側キャリアと同期状態の復調キャリアで検波した時に得られるIchのデイジタル信号を求めている。

50 【0012】ここで、図4中の可変コンデンサ16は、直

交度の初期設定用コンデンサで、信号点配置をCRT(図示せず)に表示して定位置になる様に可変コンデンサを調整する。その後の補正は上記のトランスパーサル等化部分4の直交フイルタ部分(図6の42,43)を用いるが、これらのフイルタ部分の制御は E_i と D_q の排他的論理和演算、または D_i と E_q の排他的論理和演算したものを用いて自動的に行っている。

【0013】なお、検波器51でも E_i と D_q の排他的論理和演算、または D_i と E_q の排他的論理和演算を行ったものを使用しているので、検波器が E_i と D_q を使用する時はトランスバーサル等化部分は D_i と E_q を使用し、検波器が D_i と E_q を使用する時はトランスバーサル等化部分は E_i と D_q を使用して重複使用を避けてい

【発明が解決しようとする課題】図 8 は問題点の説明図である。図において、変調部のベースバンド入力を(I, Q)、復調部のミキサ出力を(i_2 , q_2)、等化器出力を(I_1 , Q_1)とする。但し、(I, Q), (i_2 , q_2), (I_1 , Q_1)はキャリア位相平面上の信号点の座標を表す。

【0015】ここで、 $\theta=\omega_1-\omega_2$ とすれば復調復調 過程は(1)式で表される。なお、 ω_1 は変調キャリア角 10 周波数、 ω_2 復調調キャリア角周波数とする。

$$\begin{vmatrix} I_1 \\ Q_1 \end{vmatrix} = \begin{vmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} I_2 \\ Q_1 \end{vmatrix}$$
$$= \begin{vmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} I_2 \\ Q_2 \end{vmatrix} = \begin{vmatrix} I_2 \\ Q_1 \end{vmatrix}$$
 • • • (1)

今、キャリア再生の制御を E_i と D_q との排他的論理和と仮定し、直交度誤差を xm (変調器),xd (復調器) とすれば、直交度誤差によるチャネル間の干渉は変調器 側、復調器側それぞれ I tan xm, i2tan xdで表され、

今、キャリア再生の制御を E_i と D_q との排他的論理和 20 復調器ミキサ出力時の信号点は(2) 式の様に表される。

【数 2】

$$\begin{vmatrix} \mathbf{i}_{2} \\ \mathbf{q}_{1} \end{vmatrix} = \begin{vmatrix} \cos \theta - \sin \theta \\ \sin \theta & \cos \theta \end{vmatrix} = \begin{vmatrix} \mathbf{q} \\ \mathbf{q}_{1} \end{vmatrix} + \begin{vmatrix} \mathbf{0} \\ \mathbf{i}_{2} \tan x \mathbf{d} \end{vmatrix} \cdot \cdot \cdot (2)$$

(2) 式に位相回転演算を行った等化器出力は、

$$\begin{vmatrix} I_1 \\ Q_1 \end{vmatrix} = \begin{vmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} 1 \\ Q + I \tan xm \end{vmatrix} + \begin{vmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{vmatrix} \begin{vmatrix} 0 \\ i_2 \tan xd \end{vmatrix}$$

(3) 式を整理すると下記の式が得られる。

$$\left|\begin{array}{c|c}I_1\\Q_1\end{array}\right| = \left|\begin{array}{c|c}I\\Q\end{array}\right| + \left|\begin{array}{ccc}0\\I_1\tan xm\end{array}\right| + \left|\begin{array}{ccc}\cos\theta&\sin\theta\\\sin\theta&\cos\theta\end{array}\right| \left|\begin{array}{ccc}0\\i_2\tan xd\end{array}\right| \cdot \cdot (4)$$

上記の(3)式のうち、左から3番目の部分は変調部の直交度誤差による信号点の座標誤差、4番目と5番目の積の部分は位相回転部分の位相回転と復調部の直交度誤差による信号点の座標誤差で、直交度誤差と位相回転部分の動作により、左から3~5番目の部分が付加された。

【0018】ここで、(1) 式に示す様に、復調側の誤差信号に時々刻々変化する θ が入ってくる(位相回転部分を通過した為に付加された)ので、直交度誤差の補正ができないと云う問題がある。

【0019】これは、位相回転部分での位相回転後にト

ランスバーサル等化部分を配置し、誤差信号を逆回転処理せずそのまま制御信号として使用する為である。なお、変調部の直交度誤差は θ が付加されないので補正可能である。

【0020】本発明は、直交度誤差を最小にして、回線 品質の劣化の防止を図ることを目的とする。

[0021]

【課題を解決するための手段】図1は本発明の原理説明図である。1は入力した直交変調波を2分岐して得たIc 50 h, Qchの変調波を、印加した変調側キャリアと非同期の

復調側キャリアを、90度ハイブリッドで分岐して得たIc h用、Qch 用キャリアを用いて検波し、Ich, Qchのベー スバンド信号を取り出す直交検波部分で、2a, 2bはIch, Qchのベースバンド信号をIch, Qchのデイジタル信号に 変換する第1, 第2のアナログ/ デイジタル変換部分で ある。

【0022】3は印加した制御信号を用いて、入力した Ich, Qchのデイジタル信号に対して位相回転演算を行っ てIch, Qchの復調データを取り出す位相回転部分、4は 位相回転部分の出力を等化して得たIch, Qchの等化デー タのうちの有効データおよび、極性ビットと誤差信号を 送出するトランスバーサル等化部分である。

【0023】5は入力したIch の極性ビットとQch の誤 差信号との排他的論理和、またはQch の極性ビットとIc h の誤差信号の排他的論理和のうち、何れか一方の排他 的論理和を累積加算して、変調側キャリアと復調側キャ リアの周波数差に対応する周波数を持ち、位相が相互に 90度異なる該制御信号を生成する制御信号生成部分であ

【0024】6は制御信号生成部分からの制御信号を用 いて、トランスバーサル等化部分からのIch, Qchの誤差 信号に対して位相逆回転演算を行ってIch、Qchの逆回転 誤差信号を取り出した後、更に該Ich, Qchのデイジタル 信号との排他的論理和を取って可変容量制御信号を生成

$$\begin{vmatrix} e_1 \\ e_4 \end{vmatrix} = \begin{vmatrix} e_{11} \\ e_{31} \end{vmatrix} + \begin{vmatrix} e_{12} \\ e_{32} \end{vmatrix}$$

これにより、

から tan xm= $\cos \theta$ $(-e_{12} \sin \theta + e_{42} \cos \theta)$ (5)

が得られる。即ち、本発明の構成にすることにより、 (5) 式がハード的に実現可能となるので、復調部の直交 度の誤差が得られ、これが最小となる様に制御すること が可能となる。

[0029]

する制御部分である。7は90度ハイブリッドで分岐して 得たIch 用、Qch 用キャリアのうち、何れか一方のキャ リアの位相を、印加する可変容量制御信号に対応して容 量値を制御する可変容量素子である。

6

[0025]

【作用】本発明は、制御部分と可変容量素子とを設け る。制御部分では、第1、第2のアナログ/デイジタル 変換部分から出力されるIch, Qchのデイジタル信号(位 相回転による影響を受けていない)と、内部で位相逆回 転処理したQch, Ichの逆回転誤差信号との排他的論理和 演算(相関演算)を行った後、積分して電圧値を求め る。

【0026】そして、この電圧値を可変容量制御信号と して、復調側キャリアの位相を制御する可変容量素子に 印加することで補正ループを構成し、直交度誤差が最小 となる様に制御する。

【0027】以下、(4) 式を用いて本発明の原理を詳細 に説明する(図8参照)。(4)式の左から3番目の部分 と4番目、5番目の部分は誤差信号であるから、これを 20 下記により(i₁, q₁) 軸上と(i₂, q₂) 軸上の位置に対 応させる。

[0028]

【数3】

中の制御部分の構成図で、(a) はメモリと排他的論理和 部分を使用する場合、(b) は(a) のメモリと同一機能の ハードウエアと排他的論理和部分とを使用する場合であ る。

【0030】以下、図3を参照して図2の動作を説明す 【実施例】図2は本発明の実施例の構成図、図3は図2 50 るが、上記で詳細説明した部分については概略説明し、

本発明の部分を詳細説明する。なお、全図を通じて同一 符号は同一対象物を示す。

【0031】先ず、中間周波数帯の16QAM 波が、ハイブ リット10を介して検波器11,13に入力する。これらの検 波器には、90度ハイブリッド15を介して発振器17のキャ リアも加えられているので、16QAM 波からIch, Qchのべ ースバンド信号が取り出され、低域通過フイルタ12,14 を介して第1, 第2のアナログ/ デイジタル変換器2a, 2bに加える。

【0032】アナログ/ デイジタル変換器2a, 2bは、Ic 10 変化し、直交度の誤差が補正される。 h, Qchのデイジタル信号に変換して位相回転部分3に加 える。位相回転部分は、図5に示す様に、入力したIch, Qchのデイジタル信号と $\cos(-\theta)$, $\sin(-\theta)$ とをそれ ぞれ乗算した後、排他的論理和を取る回転演算を行っ て、位相が回転したIch、Qchのデイジタル信号をトラン スパーサル等化部分4に送出する。

【0033】トランスバーサル等化部分は、入力したIc h, Qchのデイジタル信号を等化し、Ich, Qch のビットD o(極性ビット),ビットD1を有効データとして外部に送 出すると共に、極性ビットDoと誤差信号E1を検波器51に 20 送出する。

【0034】検波器51は、例えば、Ich のビットDoとQc h の誤差信号E1の排他的論理和演算して、低域通過フイ ルタ52を介してデイジタル電圧制御発振器(D-VCO) 53に 送出する。そこで、デイジタル電圧制御発振器は、変調 側キャリアと復調側キャリアとの位相差に対応し、相互 の位相が90度異なるキャリア $\sin \theta$, $\cos \theta$ を上記の位 相回転部分3と制御部分61に送出する。

【0035】さて、制御部分61には、Ich, Qchの誤差信 号 Ei ,Eq と、デイジタル電圧制御発振器53からのsin θ , cos θ と、第1, 第2アナログ/デイジタル変換器 からのIch, Qchのデイジタル信号 Di2, Da2 (図8参照) が入力するが、これらから下記の様に可変容量制御信号 を生成する。即ち、図3(a) に示すメモリ611aには、様 々なθの値に対する下記(6) 式,(7)式の逆回転演算結果 のテーブルが予め格納されていて、(6) 式の演算結果 e i2は出力側F から、(7) 式の演算結果 e a2は出力側G か ら取り出せる様になっている。

[0036]

 $E_i (-\cos \theta) + E_q \sin \theta = e_{i2}$ (6) $E_i (\sin \theta) + E_i \cos \theta = e_{i} (7)$ そこで、入力した誤差信号 E_i , E_q と、 \sin θ , \cos θ

に対応する演算結果がそれぞれEX-OR ゲート613aと614a

に現れるが、ここにはシフトレジスタ612aを介して同じ タイミングで Da2と Di2が印加しているので、排他的論 理和(相関)が取られてセレクタ615aに加えられる。

8

【0037】セレクタにはセレクト信号が印加している ので、上記の様に、トランスパーサル等化部分の直交フ イルタの制御信号と異なる方をセレクトして、図2の低 域通過フイルタ62, 増幅器62を介して可変容量制御信号 として可変容量ダイオード71に印加する。そこで、可変 容量ダイオードは可変容量制御信号に対応して容量値を

【0038】なお、図3(b) は(a) と同じ機能を乗算器 611b~614b、加算器615b, 616b、EX-OR ゲート617b, 61 8bで構成したものである。即ち、直交度誤差を補正する ことが可能であり、大容量デイジタル無線システムの準 同期検波が回線品質の劣化を招くことなく実現できる。

[0039]

【発明の効果】以上詳細に説明した様に本発明によれ ば、回線品質の劣化の防止を図ることをができると云う 効果がある。

【図面の簡単な説明】

【図1】本発明の原理構成図である。

【図2】本発明の実施例の構成図である。

【図3】図2中の制御部分の構成図で、(a) はメモリと 排他的論理和部分を使用する場合、(b) は(a) のメモリ と同一機能のハードウエアと排他的論理和部分とを使用 する場合である。

【図4】従来例の構成図である。

【図5】図4中の位相回転部分の要部構成図である。

【図6】図4中のトランスバーサル等化部分の要部構成 30 図である。

【図7】図4中のデイジタル電圧制御発振器の要部構成 図である。


【図8】問題点の説明図である。

【符号の説明】

- 1 直交検波部分
- 2a 第1のアナログ/デイジタル変換部分
- 2b 第2のアナログ/デイジタル変換部分
- 3 位相回転部分
- 4 トランスバーサル等化部分
- 40 5 制御信号生成部分
 - 6 制御部分
 - 7 可変容量素子

【図1】

本発明の原理構成図



【図2】

【図5】

本発明の実施例の構成図






図4中の位相回転部分の要部構成図




【図4】


従来例の構成図



[図3]


図2中の制御部分の構成図






【図6】

図4中のトランスバーサル等化部分の要部構成図




【図7】

図4中のデイジタル電圧制御発振器の 要部構成図



【図8】

問題点の説明図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)